MIPI是移动领域Zui主流的视频传输接口规范，没有之一，目前应用Zui广泛的是MIPIDPHY和MIPI CPHY两组协议簇。

什么是D-PHY：

D-PHY中的"D"是指的罗马数字的500，是因为D-PHY协议第一个版本出来的时候，每条数据LaneZui高支持到1G的速率，而时钟采用的是DDR时钟(Double Data Rate，双边沿有效)，所以时钟Zui高可达500MHz，D指的就是它支持的Zui高时钟速率。目前D-PHYZui新版本2.0Zui高支持到4.5G的速率。

MIPI DPHY属于源同步系统，转换为LVDS电平后就是一个通用的ISERDES逻辑，主要是时钟方案有两种考虑：

第一种：使用PLL、MMCM或DLL，此种方案对PLL的锁定时间有较高的要求，通常要求us级才能保证在时钟不连续模式下正常锁定，当然具有专用DPHY逻辑的器件有专门的PLL电路实现。这种方案的好处是不易受时钟毛刺的影响，接收较为稳定。

第二种：在源同步时钟基础上使用专门的时钟buffer分频（如Xilinx 7系列的BUFR），这种方案可适应任意速率，不需要预先设定速率来配置锁相环电路，缺点是易受时钟毛刺影响，出错率稍高。

什么是C-PHY:

C-PHY中的"C"指的是Channel-limited application，也就是说它对信道的要求比较低。C-PHY采用特殊的编码方式，每个波特可以传输2.28个比特的数据，2.5Gbaud/s的波特率zui高可以传输5.7G每lane的速率。

MIPI CPHY的难点是时钟恢复，在FPGA系统中，没有针对MIPI CPHY的专用时钟恢复电路（CDR），因此，需要充分利用CPHY的线态编码均衡和FPGA可编程延时电路的特点来实现CDR，这种方案理论上要求FPGA内部延时逻辑约越好，LUT时钟性能越高，这样会把时钟恢复误码和抖动降到Zui低。时钟恢复完成后，线态解码、符号解码和数据恢复。

MIPI CPHY在MIPI DPHY的基础上成倍增加了带宽，减少了线对数量，在高速大靶面传感器和高分高刷新移动设备OLED应用上越来越普及。

D-PHY/C-PHY的工作原理：

MIPI C-PHY和D-PHY都有LP(Low Power)模式和HS(High Speed)模式，其中它们的LP模式比较接近，HS模式则有比较大和差别。D-PHY的HS模式走的是普通的差分信号，差分对分别命名为"Dp"和"Dn"，使用NRZ编码，即高电平代表"1"，低电平代表"0"。

和D-PHY相比，C-PHY还有个特点。像D-PHY和普通的NRZ编码的信号，都是以当前的高低电平来表示"0"和"1"，C-PHY则是跳变来表示数字状态(这一点和USB 2.0会有点类似，USB 2.0采用的是NRZI编码，"0"代表翻转，"1"代表维持不变)。

其中，HS模式下，为差分信号传输，信号电平在100mV~300mV（200mV的压摆）；LP模式下，为单端信号传输，信号电平在0~1.2V（1.2V压摆）。HS模式下，信号传输速度可达80Mbps~1Gbps（v1.0）或80Mbps~1.5Gbps（v1.1），采用源同步的传输方式，由主机（Master）设备向从机（Slave）设备提供DDR时钟。LP模式下，信号传输速度为10Mbps，此时传输通道的差分线（HS模式下的）是两根独立的信号线。无论是HS模式还是LP模式，都采用LSB fisrt，MSB last的传输方式。

C-PHY传承了D-PHY的Global Timing，也就是C-PHY和D-PHY联系手机的暗号是一样的，区别在于有效数据的传输方式不同，C-PHY通过某些技术改良，使数据传输速度更快。

目前手机的硬件连接，通常是10根MIPI线，部分芯片这10根线既可以用作C-PHY，也可以用做D-PHY，两者在pin脚定义上是兼容的。C-PHY将原先D-PHY的2线一组传输，转换为3线一组传输，且C-PHY不需要CLK线。

基于3线传输的特殊构造，C-PHY通过检测状态位的改变来识别数据的变化状态，并不需要CLK线；而且通过3线传输的方法，C-PHY实现了5进制传输，效率远高于D-PHY的2进制传输。好比我们在搬砖时，力气大的一次可以搬5块，而力气小的一次仅可以搬2块，搬5块的当然比搬2块的速度快。假定需要传输65536个字节的图片，65536=2^16，D-PHY需要搬16次的砖，C-PHY仅需要7次就能搬完，5^7=78125>65536, 所以效率是原来的16/7≈2.28倍。

MIPI C-PHY的眼图测试如下图所示：

得到瞬间时钟UIinst之后，以右对齐的方式触发得到眼图。和我们平时看到的眼图不一样，我们平时看到的眼图模板都是居中对齐的，而C-PHY是右对齐的。